TUGAS PENDAHULUAN 2
MODUL 2
TUGAS PENDAHULUAN 2
1. Kondisi [kembali]
Percobaan 2 kondisi 9 :
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=0
2. Gambar Rangkaian Simulasi [kembali]
- Sebelum dijalankan
- Setelah dijalankan
3. Video Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Pada rangkaian T flip-flop, prinsip dasarnya berasal dari JK flip-flop dengan input J dan K yang dihubungkan menjadi satu sebagai input T. Hal ini menjadikan T flip-flop bekerja dengan cara yang lebih sederhana — ketika T = 0, output akan tetap (tidak berubah), sedangkan ketika T = 1, output akan toggle atau berubah ke kondisi yang berlawanan setiap kali mendapat sinyal clock yang aktif. Rangkaian ini sering digunakan dalam aplikasi seperti penghitung biner (binary counter) karena kemampuannya untuk membalikkan output secara otomatis berdasarkan clock.
Dalam konfigurasi pada percobaan ini, kaki High SPDT terhubung ke Vcc, dan Low SPDT terhubung ke Ground, yang digunakan untuk memberikan logika 1 atau 0 pada input tertentu. Berdasarkan kondisi input yang telah ditentukan, yaitu B0 = 0, B1 = 1, dan B2 = 0, maka masing-masing memiliki peran sebagai berikut: B1 sebagai input T bernilai logika 1, artinya flip-flop akan berada dalam mode toggle. Sementara itu, B0 disambungkan ke kaki R (Reset) dan B2 ke kaki S (Set), di mana keduanya merupakan input aktif low.
Karena B0 = 0, maka sinyal ini diteruskan ke input R yang aktif low, sehingga R menjadi aktif (berlogika 0). Hal ini menyebabkan flip-flop melakukan reset, yaitu output Q menjadi 0 dan Q̅ menjadi 1, terlepas dari kondisi input T maupun clock. Sedangkan B2 = 0 masuk ke input S yang juga aktif low, sehingga S juga aktif, menyebabkan set aktif bersamaan dengan reset. Dalam logika flip-flop standar, jika S dan R aktif secara bersamaan, maka hal ini merupakan kondisi tidak valid (forbidden state), karena dapat menyebabkan kondisi output tidak terdefinisi (race condition) atau hasil yang tidak dapat diprediksi.
Namun, dalam praktik atau simulasi tertentu, jika rangkaian flip-flop tetap mampu mengatur prioritas (misalnya R lebih prioritas daripada S), maka efek dari S dan R yang aktif bersamaan akan tergantung pada karakteristik rangkaian tersebut. Dalam kasus ini, karena R dan S aktif secara bersamaan, maka output yang terbaca pada H7 dan H6 (Q dan Q̅) bisa jadi adalah Q = 0 dan Q̅ = 1, jika rangkaian memprioritaskan reset. Meski input T = 1 dan clock aktif, kondisi toggle tidak akan terjadi selama R dan S tetap aktif, karena flip-flop terkunci dalam kondisi set/reset. Untuk membuat T flip-flop berfungsi sebagaimana mestinya (toggle), S dan R harus tidak aktif (berlogika 1 atau input switch dalam kondisi 0 karena aktif low). konfigurasi dasar D flip-flop.
5. Link Download [kembali]
Komentar
Posting Komentar